고속 시리얼 통신
페이지 정보
본문
고속 시리얼 통신 |
|
차세대 디지털 인터페이스 표준(시리얼, 메모리, 디스플레이 등)은 다음을 비롯한 여러 고속 Tx 및 Rx 설계 문제를 야기하는 오늘날의 컴플라이언스 및 디버그 도구의 문제를 증폭시킵니다. • 소형 장치 구조로 인한 제한된 신호 액세스 텍트로닉스는 PHY 검증 사이클 속도를 높이고 일관성을 보장하는, 자동화된 측정 제품군을 제공합니다. 컴플라이언스 측정이 실패할 경우 프로토콜 디코딩 및 비주얼 트리거 등과 같은 도구로 디버깅 속도를 높일 수 있습니다. 크로스토크(cross talk)나 기타 다중 레인 노이즈 커플링(multi-lane noise coupling) 등과 같은 소스로부터 지터 및 노이즈를 식별할 수 있습니다. |
|
표준 및 기술 |
|
Displayport | |
|
|
Featured Content |
|
|
PCIe, SAS, SATA 테스트 및 디버그 가속화 | Consumer Standards over Type-C | 고속 인터페이스 표준 온라인 가이드 |
이처럼 차세대 데이터 속도 및 스토리지 표준을 충족하기 위해서는 현재 세대의 기능을 제공하면서 32Gb/s까지 확장 할 수 있는 엔드 투 엔드 솔루션(end-to-end)이 필요합니다. 설계 테스트를 및 디버그를 가속화하는 방법을 알아보십시오.
| ype-C 커넥터는 소비자 표준 USB 3.1, DisplayPort 1.4 및 Thunderbolt의 통합을 제공합니다. 이는 새로운 설계의 설계 비용을 낮게 유지하면서 생산에서 최적의 전기적 마진을 유지하는 것이 어렵다는 과제가 있다는 것을 의미합니다. 이 새로운 과제에 대처하는 방법을 발견하십시오. | 이 무료 온라인 가이드는 PCIe 4.0, SAS, SuperSpeed USB 및 DDR4 표준의 설계 과제에 관해 자세히 알 수 있 도록 도움을 줍니다. 설계 과제를 이해하고 자신의 테스트 요구에 적합한 솔루션을 선택하도록 도움을 주는 기술 리소스에 빠르게 액세스할 수 있습니다.
|
- 이전글PCIe, SAS, SATA 컴플라이언스 테스트 가속화 21.05.14
- 다음글RAISE 사례 연구 21.05.13
댓글목록
등록된 댓글이 없습니다.