PCIe 테스트, 검증 및 디버그
페이지 정보
본문
최신 표준 준수 PCI Express는 두 포트 간의 풀 듀플렉스 통신을 지원하는 병렬 버스 아키텍처로, 트랜스미터 설계는 이 혼합 신호를 에러율이 극히 낮은 상태로 한 장치에서 다음 장치로 전송하는 데 필요한 핵심 요소입니다. 클라우드 컴퓨팅, IOT, 인공 지능과 같은 차세대 혁신 기술은 이에 따른 문제점도 내포하고 있습니다. PCI Express 표준이 Gen 4(16.0GT/s)에서 Gen 5(32.0GT/s)로 발전함에 따라 엔지니어들은 데이터 속도를 두 배로 늘림으로써 발생하는 다음과 같은 새로운 검증 문제에 직면해 있습니다. • 더 높은 채널 손실 및 ISI(기호 간 간섭) 극복 차세대 데이터 속도와 스토리지 표준을 충족하려면 업계 전문가가 설계 및 유지 관리하는 현재 세대의 기능을 제공하면서 32.0GT/s까지 확장할 수 있는 엔드 투 엔드 솔루션이 필요합니다. 텍트로닉스는 사용자 정의 PCI Express 테스팅 요구 사항에 맞게 조정할 수 있도록 설계된 포괄적인 솔루션을 제공함으로써 기본 실리콘과 추가 기능 카드/시스템 및 임베디드 설계를 검증하는 데 도움을 드립니다. 당사의 자동화 소프트웨어가 설정/교정 작업을 처리하여 테스트 복잡성을 대폭 줄여 줍니다. 최신 기술의 테스트 및 측정 하드웨어와 결합된 이러한 솔루션을 사용하면 빠르고 정확하게 측정할 수 있습니다. | |
Gen 5 트랜스미터 컴플라이언스 테스트 모든 스택 레벨에서 칩 레벨의 동작을 설명하는 PCI Express 5.0 Base 사양은 4.0 표준이 발표된 후 약 2년 만에 발표되었습니다. 400G 이더넷, 클라우드 AI 모델링, NAND 기반 스토리지에 대한 수요에 따라 새로운 표준은 32.0GT/s에서 가장 빠른 신호 속도를 선보입니다.
32.0GT/s 데이터 속도를 지원할 수 있는 트랜스미터를 제공하는 것은 사소한 일이 아닙니다. 지터와 전압 요건이 강화되어 테이블에서 사용할 수 있는 마진이 줄어들게 됩니다. 텍트로닉스의 솔루션은 설계를 정확하고 효율적으로 검증, 디버그하며 최적화할 수 있도록 설계되었습니다. | |
| Gen 5 리시버 컴플라이언스 테스트 PCI Express 그래픽 처리 장치(GPU), 네트워크 인터페이스 카드(NIC), 저장 장치, 서버, 스위치 등의 개발 시 모두 손실이 높은 채널에서 극히 낮은 에러율로 실행되도록 리시버를 설계, 조정하는 문제가 나날이 증가하고 있습니다. 이 난관은 Gen 5(32.0T/s) 속도로 작동하는 리시버로 전환함에 따라 계속 커지고 있습니다. PCI-SIG 그룹에서 활동 중인 회원으로서 텍트로닉스는 스트레스 아이 교정, 지터 허용 오차 테스트, 수신기 및 리시버 연결 평준화 테스트 등의 리시버 테스트와 관련된 미묘한 차이에 대한 전문 지식을 보유, 유지하고 있습니다. 당사의 전문 지식을 활용하여 테스트 결과에 확신을 가질 수 있습니다. |
Gen 1~4 트랜스미터 검증 및 컴플라이언스 모든 엔지니어가 가능한 최고의 데이터 속도를 활용하는 설계로 작업하는 것은 아닙니다. 당사의 자동화된 컴플라이언스 테스트 소프트웨어는 2.5GT/s부터 최대 32.0GT/s까지 PCI Express 트랜스미터 검증 및 컴플라이언스 솔루션을 제공하고, 모든 데이터 속도에 영향을 주는 사양 변경 사항과 엔지니어링 변경 사항 공지를 통합하여 이전 버전과의 호환성을 유지합니다. |
|
댓글목록
등록된 댓글이 없습니다.