LPDDR5 메모리 인터페이스에 효율적인 검증 및 디버깅 > 측정기술자료

LPDDR5 메모리 인터페이스에 효율적인 검증 및 디버깅

페이지 정보

작성자 최고관리자
댓글 0건 조회 217회 작성일 21-05-17 17:18

본문

5G 제공 예정 – 테스트 소프트웨어를 계속 사용할 수 있습니까?

우리는 5G와 관련해 모르는 사실이 많습니다. 하지만 속도가 매우 빠를 것이고, 더 높은 해상도와 증강/가상 현실, 개선된 게임 환경을 통해 기존 스마트폰의 수준을 한 단계 더 높여 줄 것이라는

사실은 알고 있습니다. LPDDR5 DRAM은 LPDDR4에 비해 데이터 전송/전력 효율성을 크게 증가시켜 5G의 사양 문제를 처리합니다. 데이터 전송 속도가 더 높고 신호 속도가 더 빠르다는 것은

신호 무결성의 한계를 넓히고 컴플라이언스, 디버깅 및 검증에 대해 고성능의 측정 기능이 요구되는 복잡한 설계임을 의미합니다.

텍트로닉스 LPDDR5 트랜스미터 솔루션은 자동화된 시스템 레벨의 테스트 애플리케이션으로, JEDEC에서 정의한 50여 개의 전기/타이밍 측정값을 충족하도록 LPDDR5 설계를 신속하고

효율적이며 안정적으로 검증 및 디버그할 수 있습니다.

시장 출시 기간 단축

DRAM 검증은 설계의 품질을 보장하기 위해 제품 개발 과정에서 반드시 필요한 단계이기는

하지만, 시간이 많이 소요되는 번거로운 일이기도 합니다. 이 문제를 제한할 수 있는 한 가지

방법은 가급적 수동 테스트를 줄이는 것입니다. 당사의 LPDDR5 트랜스미터 솔루션을 사용하면

LPDDR5 신호 무결성 테스트를 자동화하고 전체 테스트 시간을 절반으로 줄일 수 있습니다.

이를 통해 전반적인 피드백과 테스트 사이클이 감소되며, 회사는 제품을 시장에 더욱 빨리 선보일 수 있습니다.

디버깅 및 검증

텍트로닉스의 LPDDR5 트랜스미터 솔루션은 사용자와 함께 제어해야 하는 위치에 제어 기능을

배치합니다. 사용자 정의형 획득 모드를 사용하면 샘플링 속도, 레코드 길이, 대역폭 등과 같은

스코프 설정을 사용자 지정하여 LPDDR5 JEDEC 컴플라이언스 측정 작업을 실행할 수 있습니다.

읽기/쓰기 버스트 분리는 메모리 검증 엔지니어에게 늘 중대한 문제였습니다. 시스템 레벨에서는

DDR 버스의 데이터 트래픽을 제어할 방법이 없는 경우가 많습니다. 새롭고 향상된 버스트 분리

알고리즘을 사용하는 LPDDR5 트랜스미터 솔루션은 동시 읽기/쓰기 버스트 감지를 허용할 뿐만

아니라, 테스트 시간과 정확도를 향상시켜 줍니다.

SDLA

LPDDR5 설계를 디임베딩(de-embedding)하는 경우, S-파라미터를 검증하는 일이 주된 관심사인 경우가 많습니다. 패시브 확인, 포트 할당 및 플로팅 기능이 향상된 SDLA(시리얼 데이터 링크 분석)는 S-파라미터 파일 검증 성능을 향상시켜 줄 뿐만 아니라 유연성을 개선하고 시간을 절약하며 디임베딩 프로세스에 대한 신뢰도를 높여 줍니다. 전체 프로세스를 완료해 결과를 확인하려면 다른 디버그 소프트웨어 툴이 필요합니다. 텍트로닉스의 LPDDR5 트랜스미터 솔루션을 사용하면 초기 단계에서 문제를 감지해 보다 효율적으로 설계를 디버그하며 최적화할 수 있습니다. 또한 SDLA 기능은 DFE 분석에도 유용할 수 있습니다.

자세한 내용은 여기에서 SDLA 앱 노트를 확인하십시오.